E então:
Para ver se esclareço alguma coisa (até porque é uma dúvida bastante pertinente)...
O fabrico de chips no geral começa na wafer de silicio (principal composto da areia de praia comum), que é fabricada/cortada em/a partir de lingotes:
Lingotes com finas wafers recortadas.
Até há bem pouco tempo, tanto a Intel como a AMD tanto como outros fabricantes utilizavam wafers de 200mm. Em meados de 2000, foram-se começando a usar as wafers de 300mm, que permitem logicamente um muito maior aproveitamento por wafer.
Aproveitamento por Wafer:
Wafer em branco:
E, por cima desta wafer em branco vao sendo aplicadas, em padrão cuidadosamente elaborado / calculado, camadas muito finas de diversos materiais. Como estes padrões são de tamanho muito reduzido seria muito difícil aplicar as camadas de materiais nos sítios cuidadosamente definidos. Assim, aplicam-se por toda a superfície wafer, sendo depois removido o excesso.
Então, apesar de existirem imensos processos que decorrem no fabrico de um chip, podemos definir uns quantos processos essenciais. Este processo começa normalmente com a aplicação de uma camada de dióxido de silicone sobre a wafer em branco, que vai funcionar como um interruptor electrico, prevenindo ou favorecendo o fluxo de corrente eléctrica no chip. Após este passo, é realizada a fotolitografia (Photolithography, para quem quiser googlar), que é o processo no qual os padrões anteriormente referidos são imprimidos por acção de materiais sensíveis à luz (camada remporária), e pela luz obviamente, daí o nome fotolitografia. O processo basicamente consiste na aplicação da dita camada de material sensível à luz, chamada "Photoresist" (o nome é mesmo assim, sem tradução), que vai ser atravessada por luz ultravioleta, sendo que esta passa antes por um stencil (para quem não souber o que é, é uma espécie de decalque), mais conhecido por máscara ou "mask", que vai criar os padrões correspondentes ao desenho do chip. Após a "Photoresist" ter sido atravessada por UV nos sitios especificos por acção do stencil, o excesso de "Photoresist" é retirado, no processo de gravação (etching) e vemos então a anterior camada de dióxido de silicone, já com os padrões definidos, e o que anteriormente era uma wafer em branco (figura anterior), está agora assim:
PM's Dotham numa wafer de 300mm:
Closeup da wafer:
Estes processos (fotolitografia, gravação/etching) são repetidos a cada aplicação de uma nova camada de material, criando então toda uma estrutura tri-dimensional, que vemos aliás em certas imagens de cores:
Core P4 Prescott (90nm):
Core AthlonXP 2500+Barton (130nm):
Core Athlon64 X2 4800+ Toledo (90nm):
Após a sucessiva aplicação de camadas, seguida de fotolitografia e gravação, segue-se o bombardeamento de átomos (processo de dopagem ou "doping". Descrito em mais detalhe num post do Nelson_ na pág.2) em áreas expostas das camadas, definindo a sua condutividade electrica. Resultante de todo este processo por camadas, fotolitografia e gravação, ficam criados espaços entre camadas, que, com a adição de metal, se criam nesses espaços ligações eléctricas.
É aqui que entra o processo de 250, 180, 130, 90, 65, xx nanómetros.
1nm = 1.0x10^-9 (0.000000001) metros, ou 1.0x10^-6 (0.000001) milímetros.
O que os processos de, por exemplo, 90nm conseguem fazer face aos de 130nm, é colocar o metal, e consequentemente criar ligações electricas, em espaços mais pequenos. Isto é muito importante porque permite diminuir o mm2 (milímetro quadrado, ou área, para quem não entender o uso do mm2) por chip, viabilizando padrões/desenhos mais pequenos no desenho do core e posteriormente na fotolitografia, consumindo menos espaço por wafer.
Comparativo do tamanho dos cores 130nm (P4 Mobile, Banias) e 90nm (Dotham):
NOTA: Peço desculpa pelo tamanho da imagem, mas é para se ter melhor ideia da dimensão.
No espaço que se poupou por exemplo do core Banias para o core Dotham foi possível adicionar 1MB extra de cache, quase sem aumento da área do core. Hurrah 90nm!
Habitualmente o que vemos na transição para processos de menores dimensões (nm) face aos anteriores (e maiores, em dimensão) processos, é o menor consumo energético, menor aquecimento, e algumas melhorias na performance. Mas tudo isto são como que "consequências" da transição de processo de fabrico. E, por exemplo no caso das melhorias de performance, por vezes são melhorias (troca de metal condutor, DSL, SOI, Strained Sillicon, etc) que os fabricantes aplicam entre camadas e nos materiais, porque a arquitectura do core é essencialmente igual.
Bom, com todo este discurso (do qual peço que me desculpem a extensão), espero ter esclarecido um pouco acerca dos processos de fabrico. Peço também desculpa de algumas imprecisões que possam surgir, já que o texto é de minha autoria, e como tal, não é do mais explicativo que pode haver
Mas como era uma dúvida com bastante por dizer (raramente se falou especificamente no processo aqui no fórum) achei que não seria tempo perdido a escrever isto, mesmo que não explique a 100% 
Cumps.
bom trabalho HidEaL 
Pamela Anderson maybe? 
TY Nelson_
