AMD Athlon 64 - 64bits vs 32bits

[SkyWalker]

e skywallker eu digo bye bye pk a amd mesmo com fsb mais baixo e velocidade de relogio tb mais baixa kos da intel conseguem "quase chegar a valores intel" mas prontos tem raxao esperemos pa ver...... eu tb sou um puto intusiasta k keres pa... eu faxo logo uma festa por tudo e por nada

Nik0n, a minha opinião é que ainda muita água vai correr debaixo das pontes (nomeadamente da Ponte Europa ), antes que se possa fazer essa leitura... Só para se ter como exemplo, basta leres algumas threads aqui que falam da célebre "cotação +" da AMD, que já começa a falhar um bocado...
Eu confesso que sou adepto da Intel, por variadissimas razões, mas no entanto não sou nem faccioso nem cego, e sei perfeitamente que a AMD está num nível muito próximo da Intel.
Agora também tenho a perfeita noção que a Intel dá-se ao luxo de "gozar" connosco, porque se assim o entender, pode lançar mais processadores, com velocidades loucas, se for apertada pela AMD.
Penso, IMHO, que a AMD atrasou-se um bocado, nomeadamente com este processador, que além de vir a preços bastantes elevados, têm um target um pouco diferente, ou seja, gama de servidores e afins.
A nível de Desktops, ou a AMD ataca com bastante firmeza, ou corre o risco de se atrasar ainda mais...

Just my .5€

[SkyWalker]

Já agora, podes verificar nesta thread o comentário sobre o novo Athlon XP+ 3200, nomeadamente as conclusões.

Já agora, e penso que não é grave meter isto, no Windrivers.com têm sempre os preços de referência para vários processadores... para teres um termo de comparação (penso que não há problema...) hoje, 2003/06/17:

Modelo / Preço

AMD Athlon XP
2500 / $93
2600 / $119
2800 / $172
3000 / $254
3200 / $451

AMD Athlon XP Barton

2600 333 / $95
2700 333 / $131
2800 333 / $172
3000 400 / $294
3200 400 / $445

Intel-P4 Socket 478 533Mhz

2.6Ghz / $189
2.8Ghz / $241
3.06Ghz / $337

Intel-P4 Socket 478 800Mhz

2.6Ghz / $215
2.8Ghz / $278
3.0Ghz / $412

[alfatek]

Esses 64bits da AMD sao para ambos os barramentos e para os registos?

O que significa que em sistemas com ficheiros grandes q.b. não consegues ter ficheiros maiores que 4GB a menos que uses "truques" para isso, esses truques como é obvio trazem maior lentidão ao processo.

Nao percebi bem essa tua teoria. Podes explicar melhor?

Não haverá aqui uma confusão de máximo de memória fisica endereçável com ficheiros maiores que 4gb ? O que tem haver o tamanho dos ficheiros com os bits do cpu ?

O limite é exactamente provocado pelo mesmo factor... limite de 4GB no endereçamento da memória virtual o que leva a limite de 4GB de ficheiros e etc...

Os 64 bits significa que os dados com que o cpu pode trabalhar são dados de 64bits, logo o barramento associado aos dados também é de 64bits.

[bcunha]

Continuo a não perceber esse limite dos ficheiros ??? O limite do tamanho dos ficheiros está dependente do tipo de file system e não do nivel de endereçamento do cpu.

[Kaipyra]

Eu de arquitectura de computadores não percebo puto, mas a ideia que me dá é que tu (bcunha) estás a falar do limite de tamanho de ficheiros como um bloco de dados no disco, e daí o file system.
Já o que está a ser falado em relação aos bits do CPU é o limite do ficheiro carregado na memória e, portanto, facilmente consultado, saltar entre linhas, e assim...

Isto não é bem a minha área, mas se quiserem falar de metabolismos I'm the man !

[bcunha]

ok, assim já percebi, não acho é muito correcto falar-se de ficheiros quando se está a falar de dados carregados em memória, mas ... tudo bem.

[Taxus]

O limite é exactamente provocado pelo mesmo factor... limite de 4GB no endereçamento da memória virtual o que leva a limite de 4GB de ficheiros e etc...

Os 64 bits significa que os dados com que o cpu pode trabalhar são dados de 64bits, logo o barramento associado aos dados também é de 64bits

Acho q tás a confundir um bocado as coisas...
Dou-te por exemplo um intel x86 o micro controlador 80188.
Nao é propriamente um Pentium 4 mas o básico está todo lá.
Tem bus de endereços de 16 bits, registos de 16 bits e bus de dados de 8 bits. Logo, trabalha c dados de 16 bits mas o barramento de dados nao tem o mm tamanho!

Quanto ao endereçamento,tem bus de endereços de 16 bits e 1Mb de memoria. Segundo o q dizes só podias endereçar 2^16=65K
(explicando isto de um modo simples)
A solução para isto é dividir a memoria em segmentos. Neste caso os segmentos sao de 128 endereços. Assim, se quiseres endereçar uma qq posição dizes qual o segmento e qual o offset e voilá! Precisas de muito menos que 16 bits para aceder a uma posição muito acima dos 65K

Nao sei se percebi bem o "problema" em causa. Tinha alguma coisa a ver c isto?

[alfatek]

No caso concreto sei que o bus de dados é de 64bits também, quanto ao 80188 não o conheço, sei que o AMD64 os registos são de 64bits, e o barramento de dados também é de 64bits.

Mas também não sei qual a lógica de teres um barramento de 8 bits para ires buscar dados de 16 bits, não tens assim de fazer "2 viagens" para sacar os dados? mas como não conheço a arquitectura é possivel, talvez porque as ligações fossem dispendiosas, não houvesse espaço, n sei...

Como não conheço o 80188 não posso falar muito de como ele faz o endereçamento mas mesmo tendo segmentos (calculo que seja o que em inglês se chama de set) isso não faz com que tu possas aceder a mais do que 2^16, isto porque dos 16 bits que tens para aceder a um sitio na memória vais ter de partir esses 16 para alguns servirem para escolheres o segmento a que queres aceder e o resto do endereço será para aceder ao bloco especifico dentro desse segmento.

Mesmo que seja uma arquitectura X-way set associative, como pelos vistos é o caso isso não tem nada a ver com as possibilidades de endereçamento, tens na mesma que escolher o segmento e depois escolher o offset e para isso usas os mesmos 16 bits para aceder a 2^16 sitios na memória. Os segmentos não servem para resolver este problema mas para reduzir a miss rate e outros problemas de performance.

Mas este limite dos 4GB também pode ser ultrapassado graças a truques, como já referi, só que com os truques perdes ciclos de relógio preciosos.

O problema está mesmo em teres 32 bits para o endereço da memória, sendo que este endereço pode ser dividido para teres tag e index, sendo que o index dá.te o segmento que queres escolher e depois a tag escolhe o bloco que queres aceder dentro desse segmento...

Se assim não for, avisem

E ao que parece o link da arstechnica tem informação bastante detalhada e técnica (ainda não li mas parece-me ter bons artigos técnicos)

[alfatek]

Acho q tás a confundir um bocado as coisas...
Dou-te por exemplo um intel x86 o micro controlador 80188.
Nao é propriamente um Pentium 4 mas o básico está todo lá.
Tem bus de endereços de 16 bits, registos de 16 bits e bus de dados de 8 bits. Logo, trabalha c dados de 16 bits mas o barramento de dados nao tem o mm tamanho!

Não percebi mto bem a tua explicação, como é isso do bus de endereços de 16 bits? Um endereço de memória é um numero normal, isto é um dado tal como outro numero klk k uses numa multiplicação. Não será um bus para as instruções de 8 bits e um bus para dados de 16 bits?

Como já referi, quanto a essa arquitectura a minha ignorância é total

A solução para isto é dividir a memoria em segmentos. Neste caso os segmentos sao de 128 endereços. Assim, se quiseres endereçar uma qq posição dizes qual o segmento e qual o offset e voilá! Precisas de muito menos que 16 bits para aceder a uma posição muito acima dos 65K

Mas para dizeres o segmento e depois o offset não precisas na mesma de 16 bits para aceder a 2^16 endereços? Ou será que os segmentos que falas não é o mesmo que eu estou a pensar?

[Taxus]

Por onde ei de começar....

Nao sou nenhum expert mas cá vai

Não será um bus para as instruções de 8 bits e um bus para dados de 16 bits?

Bus de dados e bus para instruções!? Nunca tinha ouvido falar de buses especificos para instruções mas do que eu estou a falar é mais ou menos disto Este é um esboço de um cpu (modelo de von neuman q, penso eu, é o usado nos cpu's "normais") onde tens um BUS DE ENDEREÇOS e um BUS DE DADOS. Antes de qq transferencia, tens q colocar o endeerço no Bus de Endereços, em seguida colocas o tipo de operação e os dados(se for caso disso) no Bus de Dados.
Estavas-te a referir a uma arquitectura so com um barramento? Isso tb acontece em algumas partes do nosso computador, por exemplo em algumas transferencias PCI. Qd só é usado um BUS, chama-se a isso Multiplexagem.

mas mesmo tendo segmentos (calculo que seja o que em inglês se chama de set) isso não faz com que tu possas aceder a mais do que 2^16, isto porque dos 16 bits que tens para aceder a um sitio na memória vais ter de partir esses 16 para alguns servirem para escolheres o segmento a que queres aceder e o resto do endereço será para aceder ao bloco especifico dentro desse segmento.

Ok.. acho q n me expliquei mt bem há um bocado. No caso das arquitecturas x86 tens registos dedicados de segmentação, tens (pelo menos) um registo de segmento para dados, codigo e stack.
Pa ser sincero tb já estou a confundir tudo e isso de ter data bus de 8bits e registos de 16 realmente n tem mt lógica (mas é o q está no livro)
Vou tentar esclarecer isso e dps digo qq coisa

Editado: Já agora, podes explicar por alto como sao esses processos q falas para aceder a endereços fora do espaço (teorico) possivel de endereçamento?

[alfatek]

mas mesmo tendo segmentos (calculo que seja o que em inglês se chama de set) isso não faz com que tu possas aceder a mais do que 2^16, isto porque dos 16 bits que tens para aceder a um sitio na memória vais ter de partir esses 16 para alguns servirem para escolheres o segmento a que queres aceder e o resto do endereço será para aceder ao bloco especifico dentro desse segmento.

Ok.. acho q n me expliquei mt bem há um bocado. No caso das arquitecturas x86 tens registos dedicados de segmentação, tens (pelo menos) um registo de segmento para dados, codigo e stack.
Pa ser sincero tb já estou a confundir tudo e isso de ter data bus de 8bits e registos de 16 realmente n tem mt lógica (mas é o q está no livro)
Vou tentar esclarecer isso e dps digo qq coisa

Isso significa que basicamente tens um registo com o endereço do segmento e outro registo com o endereço do bloco dentro do segmento que pretendes e que ao ir buscar um endereço o que se faz é juntar os 2 e fica-se com um endereço de 16+16 bits?

Usando o gráfico que meteste aí, se o address bus é de 16 bits os endereços de memória são de 16 bits, como consegues aceder a algo mais que 2^16 endereços de memória? Ou o adress bus é de 16 bits mas os endereços são de 32 bits, fazendo-se "2 viagens" pelo maravilhoso mundo do bus ?

Editado: Já agora, podes explicar por alto como sao esses processos q falas para aceder a endereços fora do espaço (teorico) possivel de endereçamento?

Não sei ao certo mas a intel de certeza que sabe dado que há Xeons com mais de 4GB de memória, é só uma questão de investigares um pouco...

[Taxus]

Usando o gráfico que meteste aí, se o address bus é de 16 bits os endereços de memória são de 16 bits, como consegues aceder a algo mais que 2^16 endereços de memória? Ou o adress bus é de 16 bits mas os endereços são de 32 bits, fazendo-se "2 viagens" pelo maravilhoso mundo do bus ?

Isso significa que basicamente tens um registo com o endereço do segmento e outro registo com o endereço do bloco dentro do segmento que pretendes e que ao ir buscar um endereço o que se faz é juntar os 2 e fica-se com um endereço de 16+16 bits?

Nada como folhear os apontamentos de Arquitectura de Computadores e pensar um bocado enqt se come bolachas.
Estamos aqui a confundir um bocado as coisas mas acho q ja tas consigo explicar melhor, até posso por aqui bonecos!


Temos dois casos completamente diferentes.... memórias do CPU e dispositicos externos

Vamos aos dispositivos externos primeiro:
Por exemplo, na memoria ram.
Imagina uma matriz... um quadrado com 2^16 colunas e 2^16 linhas.
Vais ter algo como 4 Gigas de quadradinhos! Cada quadradinho desses é uma posição de memoria. Agora imagina que essa matriz (esse quadrado) tem 15 quadrados iguais atrás dele. Ficas com um... Cubo ..
Cubo esse com 2^16*2^16*16
Ou seja, vais ter 4Gigas de registos de memoria cada um com 16 bits.
Ou seja, ias ter uma memoria grande pa caraças!
Mas dizes tu... o barramento de endereços só tem 16 bits.
Por isso existe a Multiplexagem. Depois de o CPU e a Memoria decidirem fazer uma transferencia (Por Interrupção, DMA, programada, etc..) o processador poe no barramento de dados o seguinte:
Num ciclo de relogio o endereço da coluna
Nutro ciclo de relogio, o endereço da linha
Assim, tens o endereço de um desses 4Gigas de registos. Percebeste até agora?
Dps é só colocar os 16 bits desse registo no barramento de dados (no caso de uma leitura)
Esta coisa do "endereço de coluna" e "endereço de linha" sao os famosissimos CAS e RAS (Column Address Select e Row Address Select)
É por isso que se fala muito do "Cas latency" qd se compra memoria.
Na verdade, nao é assim tao simples... pq o Cas tb vai servir para definir a operação.. mas isso já é outra historia.
Tb é por esta razao que muita gente faz "underclock" (em vez de overclock) às memorias. Ao por a freq das memorias iguais às freqs do FSB do CPU, eles ficam sincronos... daqui a conclusão é obvia.
Já me afastei um bocado do objectivo do post, mas, como vês é mais q possivel com apenas 16 bits aceder independentemente a 4Gigas de memoria Ram.

Quanto à memoria do CPU... Qual é o objectivo dela? Ser rápida, ter os valores mais usados, ter os valores indispensáveis para as operações actuais da ALU e ter valores de controlo (status words nos intel) . Logo vai ser muito pequena, só precisam de caber lá uma mao cheia de registos.

Se n tiveres percebido alguma coisa é so dizer q eu tento explicar.. se ja sabias isto tudo.. entao desculpa a seca!

[alfatek]

His,

Antes de mais tenho a certeza que nos actuais cpus de 32 bits da amd e intel para desktop só podes aceder a 4GB de memória (virtual que seja).

Isso é comprovado, para além dos vários sites da especialidade, pelos próprios documentos da AMD:

Because of this, 16-bit and 32-bit applications running in
compatibility mode can access only the low 4GB of the longmode
virtual-address space. Likewise, a 32-bit address
generated in 64-bit mode can access only the low 4GB of the
long-mode virtual-address space.

...

E logo no ínicio:

It adds 64-bit addressing...
...
The need for a 64-bit x86 architecture is driven by applications
that address large amounts of virtual and physical memory,
such as high-performance servers, database management
systems, and CAD tools. These applications benefit from both
64-bit addresses and an increased number of registers.
...
in "AMD64 Architecture Programmer's Manual Volume 1: Application Programming"

Quanto à parte do CAS e RAS, penso que isso não tem a ver com o que estamos a falar, CAS e RAS tem a ver com a organização interna da memória, o cpu está-se a lixar se a memória tem muitas linhas ou muitas colunas, o controlador é que trata disso

E o controlador é que precisa de um endereço de memória para saber como o ir buscar (e tratar do CAS e RAS respectivo), que eu saiba os endereços de memória não se referem a CAS e/ou RAS mas a endereços absolutos, o controlador é que fará a tradução.

Mas antes de mais já estamos a ir por um caminho errado dado que o limite de endereçamento não é de memória propriamente mas sim de memória virtual que basicamente é um metodo de abstracção para mesmo tendo 128MB de Ram poderes aceder a ficheiros maiores, um endereço na memoria virtual tanto pode apontar para sitios na memória Ram ou no disco e/ou outros dispositivos... Eu tinha uma melhor definição mas é num livro e tenho preguiça em passar, por isso aqui fica mais um quote dos amd tech docs:

Virtual Memory Virtual memory consists of the entire address space available to programs. It is a large linear-address space that is translated by a combination of hardware and operating-system software to a smaller physical-address space, parts of which are located in memory and parts on disk or other external storage media.

Do meu (humildemente pouco) conhecimento das arquitecturas actuais o que o cpu precisa de ter nos registos e portanto passar ao controlador de memória é um endereço de memória virtual do que quer aceder e no caso actual dos cpus de 32 bits, ele só cns enviar 32 bits logo só dá para aceder a 2^32 bits de endereços de memória.

O que falas de se "fazerem 2 viagens" de por exemplo 2 vezes 32 bits nunca vi aplicado em nenhum processador e não estou bem a ver como o fazias em termos de hardware propriamente dito (comparadores,mux's,etc), no máximo daria para teres 2 caminhos para endereços de memória, 1 para a linha e outro para a coluna só que nesse caso basicamente tens um endereço de 64 bits logo o teu cpu seria de 64 bits ou então terias um registo na própria memória de 64 bits para armazenar os primeiros 32 bits e dps juntar aos outros 32 da 2ª viagem...

Já me afastei um bocado do objectivo do post, mas, como vês é mais q possivel com apenas 16 bits aceder independentemente a 4Gigas de memoria Ram.

Mas não será que usaste 32 bits como endereço? 16 para RAS e 16 para CAS?

Quanto à memoria do CPU... Qual é o objectivo dela? Ser rápida, ter os valores mais usados, ter os valores indispensáveis para as operações actuais da ALU e ter valores de controlo (status words nos intel) . Logo vai ser muito pequena, só precisam de caber lá uma mao cheia de registos.

Memória do CPU é mesmo um termo exacto para dar confusão Isto porque não sei se te referes aos registos ou à cache L1 que tmb está no cpu Mas quanto a isso não tenhas dúvidas que o maior número de registos dá muito jeito em termos de performance, especialmente para evitar os hazards.


P.S.- Quanto ao truque dos Xeon, estive a pensar e como já disse n faço ideia mas calculo que seja algo baseado em não utilizar endereços efectivos de memórias mas sim endereçamento por deslocamento, nomeadamente vários deslocamentos com o inerente bottleneck que daí advém em termos de performance. Porque é que esta solução é má? Simples: pk tu tmb para chegares aqui ao site não vais primeiro ao sapo, dps clicas num link para o google, dps para o yahoo, dps para num-sei-onde e dps num link para o site mas sim usas o endereço directo do site (ou bookmark )...


Edit - Relendo o que já disse e clarificando melhor: o limite está no endereço de memória virtual (virtual addresses) é esse que é de 64 bits, a memória virtual é basicamente uma lista telefonica com endereços para a memória fisica e para o disco e uma das vantagens é poderes ter programas maiores que a memória física, ao dizeres um endereço virtual que está no disco é responsabilidade do hardware/software de o meter em memória física (na maioria dos casos) e de lá chegar correctamente.

Quando a informação que o virtual address pretende chegar está disponivel em memória então o "anão que vive dentro do teu computador" é que vai traduzir o endereço para um endereço físico na memória "physical address".

Esse é o endereço que chega aos modulos de memória e aí é que se dá o que já falaste do RAS e CAS que normalmente é enviado "à vez" como tmb já referiste simplesmente pk fica dispendioso ter um bus grande para este tipo de dados, mas depende da arquitectura, claro! E é também outro dos factores que tornam os acessos à memória Ram lentos...

E depois também há outros pormenores nos tais 64 bits do endereço de memória porque nem todos são usados para isso, daí que o que limite de physical address é um pouco mais baixo.




Mas quem tenha já feito Arquitectura de Computadores I / II ou + que se pronuncie que eu sou só um aprendiz de feiticeiro


E quem quiser aprender mais ou entender o que raio estamos para aqui a falar pode sempre aproveitar para comprar uma das bíblias na matéria (que eu pessoalmente recomendo):
http://www.amazon.co.uk/exec/obidos/ASI ... arcompt-21
Computer Architecture: A Quantitative Approach - by John L. Hennessy, David A. Patterson
E ainda aproveita para nos dar a ganhar uma percentagem da venda do livro para ajudar a sustentar o hosting do site

[[Nik0n]]

e pa isto ja e areia demais pa minha pick up ja to confuxo com isto tudo

[alfatek]

Nikon,

de uma forma simples: os cpus actuais de 32 bits só conseguem aceder a 4GB de memória, os de 64bits conseguem ultrapassar essa limitação